

(11) Publication number:

59165285 A

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number.

58039230

(22) Application date: 11.03.83 (51) Intl. Cl.: G11C 7/00 G11C 11/34

(30) Priority:

(43) Date of application

18.09.84

publication:

(84) Designated contracting

states:

(71) Applicant: HITACHI LTD

(72) Inventor.

MORI HIROFUMI

TABEI TAKASHI

(74) Representative:


(54) SEMICONDUCTOR STORAGE **ELEMENT**


(57) Abstract:

PURPOSE: To support plural kinds of high speed operating modes having different read data bit number in the same chip constitution by providing a circuit outputting continuously a data having the designated bit number by control information by means of a storage circuit of the control information and data latch.

CONSTITUTION: When the control informatin set to a register 5c at a phase T3 is "11", data in total 8-bit are outputted in high speed one by one bit from the data latch 3 at phases T2WT9. Simiarly, when the information is 10°, data in total 4-bit are outputted sequentially at phases T2WT5, and when "01", data in total 2-bit are outputted sequentially at phases T2, T3. When '00', the mode is selected as the normal operating mode and only the data in 1-bit are outputted at the phase T2. Thus, in the high speed mode, the timing of data output at the 2nd-bit and succeeding is controlled by a count pulse generating circuit 8.

COPYRIGHT: (C)1984, JPO& Japio





(1) 日本国特許庁 (JP)

の特許出願公開

◎公開特許公報(A)

昭59—165285

DInt. Cl.⁸ G 11 C 7/00

11/34

認別記号

庁内整理番号· 6549-5B 6549-5B

昭和59年(1984)9月18日 砂公開

発明の数 1 答查請求 朱請求

(全:3 頁)

9半導体記憶素子

创特

昭58—39230

図出

昭58(1983) 3月11日

明者 **森唐文**

> 秦野市堀山下1 器地株式会社日 立製作所神奈川工場内

の発

明

切出 願 人 株式会社日立製作所

立製作所神奈川工場内。

東京都千代田区丸の内1丁目5

秦野市堀山下1番地株式会社日

番1号

田部井隆

四代 理 人 弁理士 高橋明夫

外1名

1.弱男の名称

半導体記憶安子

2.骨許豫家の駆出

複数のメモリブロックを同時能アクセスして註 メモリフロックのそれぞれから配位ナーメをアー タラッチに同時に配み出す構成の牛準体配便業子 において、制御信報を保持する国路と、誰制御情 報にしたがって設アータラッチからのアータ出力 を制御し、数ケータラッテから敵都御情報で存定 されるヒット数分のアータを連配的に出力させる 回路とを確えるととを報数とする学導体配信素子。 3. 発男の評断な説明

(発明の利用分野)

本是明は半導体記憶器子に強し、際に高速動作 セードを有する半導体配換素子に関する。

(従来技術)

コブルモードと呼ばれる高遠頭作モードを持つ 半字体化は象子がある。これは、彼故のメモリブ、 ロックを同時にアタセスして連続した4ビットの

記録ケータをアークファクに説み出し、メ ロックのアクセスを繰り返えすことなく、アータ フッチから連位した干ヒット(ニアル)のデータ を1ピットナつ高速に出力する健康である。

一般に、このようたニアルモードによれば、通 ・常のモードに比べメモリアクセス時間を大幅に短 難できるが、処方、用途によっては、2ピットを たは8ビットのアータを連続的に高速就多出して きる方が好せしいこともある。しかし、連続競み 出しアータのビット数の異なる牛海体配位素子を 別々のメモリチップとして何雄型も生命するので は、生産性や生産コストの雨で一般に不利である。 〔発明の目的〕

本発明は庶上の点に低み、同一のテップ榜成で、 ・選続的に読み出すアータピット数の典なる複数数 誰の高速動作モードをサポートする半等体配催素 ,子を提供することを 自的とする。

[毎明の徴要]

本処則は、独数のメモリフロックを同時にアク セスして迷メモリプロックのそれぞれから監理ア

特別的59-165285(2)。

ータをデータラッチに同時に近今出す徹底の半導体に位案子にかいて、例如情報を保持する図路と、 診制御情報にしたがってはデータラッチからのデータ出力を制御し、はデータラッテから陸制制信 卵で指定されるヒット似分のデータを連続的に出 力させる回路とを設けるととを停むとするもので ある。

[発明の実施例]

第1回仕本第明による一製施例である 256K RAMのフロック図であり、第2回仕その動作を示すタイミング図である。

第1回において、1はメモリセルを256行×
128列のマトリタスに配列したメモリブロック
でもり、これは8アロッタある。各メモリブロック
り1は128個のセンスアンプ2を行ち、また各
メモリフロック1当り1似ずつのテータラーチ3
か設けられている。4はセレタタ、5 ** は8 ビッ・
トのレジスタ、5 ** は2 ビットのレジスタである。
5 ** は3 ビットのレジスタである。6 ** で
カウンタとしても動作するものである。6 ** で

ッテのタイミングはタイミング信号80で制御され る1ビットのデータで る)。デコーダら。はレジスタ5』の内容をデコ で出力する。これらり ードし、全メモリブロック1の数当する1つの行 ング信号時で制御され のワード歌を駆動する(この駆動のタイミングは 次のフェーズでは

でA8信号の立ち上がるフェーズで、アンンス信号人。~人、の7ピットの内容がレンスタリングスタリングに、致り2ピットの内容がレンスタリングに入れている。では、なり2ピットの内容がレンスクリングにから、では、ないでは、アータリングにより、では、アータが出っている。では、アータリングにより、では、アータリングにより、アータリングにより、アータリングにより、アータリングにより、アータリングにより、アータリングにより、アータリングにより、アータリングにより、アータリングにより、アータリングになり、アータリングになり、アータリングになり、アータリングになり、アータリングにより、アータリングになり、アータリングになり、アータリングには、アータリングのアータファチョを選択し、そに保持されている。マータファチョを選択し、そこに保持されている。アータファチョを選択し、アータファチョを選択し、アータファチョを選択し、アータファチョを選択し、アータファチョを選択し、アータファチョを選択し、アータファチョを選択し、アータファチョを選択し、アータファチョを選択し、アータファチョを選択し、アータファチョを選択し、アータファチョを選択し、アータファチョを選択し、アータファチョを選択し、アータファチョを受けるの内容があります。

メイミング信号叫て制御される)。

8。はアコーダ、7はタイミング発生回路、8はカウントバルス発生回路、9はオブ回路である。A。 へA。は外配から入力されるアドレス信号、RAS・CAS・WE はそれぞれ外部から入力されるカイミング借号、Dout は1ピットのアーカカ信号である。タイミング発生回路7はRAS・CAS・WEの名メイミング発生回路7はRAS・CAS・WEの名メイミング信号にしたがって各部へのタイミング信号にしたがって各部へのタイミングの号にしたがって各部へのタイミングの号にしたがって各部へのタイミングの分がある。カウントベルス11を発生する。カウントベルス11を発生する。カウントベルス11にはまて協路9を選じてレジスタ60のクロック入力へ協給される。

次に、第2回のタイミング図を参照しながら、 本実施例のアーダ院出し動作を脱引する。

RAS 信号の立ち下がるフェーメT。 化、アドレス 信号 A。 一 A。 のうちの B ピットの内容 (行ブドレス) がレジスタ 5 。 化、強り 1 ピットの内容 ゴレジスタ 5 りにそれぞれ ラッチされる (この 5

る1ビットのデータをデータ出力信号Door として出力する。これら各動作のダイミングはダイミング信号時で制御される。

次のフェーオで』で、アドレス信号人』~At のうちの2ピットの内容(制御情報)がレジスタ 5。にラッテされる。アコーダ6。はレジスタ 5。ルラッチされた制御情報をテュードし、側御 物報が"00"ならば出力確心に、「01"なら 出力取 b に、"10"なら出力能とに、"11" たら出力報 4 に、それぞれ~ 1 7 借号を出す。こ れらの動作タイミングはダイミング信号叫により 制御される。カウントペルス発生回路8は、出力 **感。に「1 「信号が出たときは動作したいが、出** 刀部 6 に 1 「信号が出たともはフェーメエ』で カウントペルス12を1発送出する。また、出力 紐aK~1~位身が出たときはフェーダです~ T。のそれぞれに1発すつ計る是のカタントペル メ12が、出力題はに"1"信号が出たときはフ ューメエン・丁。のそれぞれに1分寸つ計7気の カウントペルキ12が、カウントペルダ発生国路

特問昭59-185285 (3)。

8から送出される。

レジスタ5 b はフェーズT 1 ・ T , てフョナした値を初期値として、オア回路 9 を通じのウント
ルルスを与えられる壁に 1 ずつカウントで 111 で
の 立か、レジスタ 5 b はフルカワントで 111 で
に 適した低は 0 0 0 でからカウントを再開する
ようにたっている。セレタタ 4 は、レジスタ 5 b
の カウント値に対応するアータラッチ 3 を選択し、
その保持データをアータ出力信号 Dout として出
力する。

合は西巡路がモードではたく通常動作モードとなり、フェーズで1 ピットのナータが出力されるだけである(フェーズで1 ~で, は無い)。とのように、高巡郎作モードにおいては、2 ピット 日以降のナーダ出力のダイミングはカワントパル 二発生回路8によって制御される。

なか、空込み動作についても配み出し動作と向 他であり、詳細は名略する。

とこで付書すれば、前配実施例では制御僧報で アドレス信号A。~A。から取り込み、レシスタ らのドラッチするようにしたが、他の外部信号、 例えばナータ入力信号Dinから取り込むようにしてもよい。また、動作モードを固定してもよい場合を 合は、レシスタ5 cの内容、つまり側面信報をハードウェア的に固定してもよい。さらに、福速酸 伊モードで連続的に既み出すビット数は、レシスタ5 cのビット数を増加する毎によって、4個間 以上に関り替え可能とすることができる。

〔 元明の効果 〕

以上評述したように本発明によれば、同一構成

のメモリチップを用いて、航み出しアータビット 数のあたる1短型以上の高速動作モードをするー トナる中導体配体素子を実施できる。

4.図図の簡単な説明

2 図は「型は本務明の一支型例を示すアロック図、 第2 図は同実加例の動作を取明するためのタイミング図である。

1 …メモリプロッタ、3 …アータフップ、4 … セレタタ、5 。~5 c …レジエタ、6 a ~ 5 c … アコーダ、7 …タイミンタ発生関略、8 …カウン トペルス発生国路。

